信号完整性-系统化设计方法及案例分析    
时间:2020 年 11月6-7日
报名咨询电话:185 1158 9838(微信同号)
线上专题课:信号传播与反射、耦合干扰
45个仿真项目体验;提供全部仿真工程文件。
2个实际工程案例任务。
Day 1 :信号传播与反射专题
Part 1:信号传播、传输线、阻抗
1、信号的动态传播(sim_01:观察并感受“信号是动态的”)
2、信号传输速度(sim_02:仿真观察表层与内层信号传播速度的差异)
3、信号看到的阻抗
Part 2:信号的反射
1、信号反射规律
(sim_03:仿真分析阻抗分界面处的反射规律)
(sim_04:接收端高阻抗的反射仿真,能解读仿真结果并理解为什么是这样。)
2、信号振铃的原因。(sim_05:仿真分析振铃的规律)
3、电容引起的反射。(sim_06:仿真体会电容反射的特征)
4、电感引起的反射。(sim_07:仿真体会电感反射的特征)
5、信号边沿的回勾 。(sim_08_C:仿真体会电容引起边沿回勾的机理)(sim_08_L:仿真体会电感引起边沿回勾的机理)
6、边沿的台阶 。(sim_09:仿真体会边沿台阶的成因)
Part 3:匹配端接
1、什么时候需要端接。(sim_10:扫描仿真,体会线长怎么影响上下冲)
2、串联端接。(sim_11:仿真观察效果、阻值的影响,距离的影响)
3、并联端接。(sim_12:上拉、下拉,仿真观察波形特征; 更换驱动器观察波形,是否适合?)
4、并联端接电阻位置的影响。(sim_13三个仿真工程文件:放到哪里?距离影响?什么时候尾巴长度有影响?)
Part 4:几种走线拓扑的脾气
1、分支。(sim_14:体会分支的影响、上升时间的影响?)
2、T型分支。(sim_15:调整多个参数,体会T型分支结构的脾气。)
3、菊花链、FLY-BY。(sim_16_1、sim_16_2、sim_16_3:不同位置的波形特点,末端端接效果,为什么?如何解决。FLY-BY结构仿真。)
Part 5:互连链路中的阻抗不连续点
1、颈状线长度与信号上升时间。(sim_17_1、sim_17_2:仿真观察规律。)
2、跨分割的反射。(sim_18:仿真观察不同信号跨分割的差异。)
3、过孔的反射。(sim_19:仿真观察过孔的反射。SI/PI联合仿真观察对PDN系统的影响。)
4、接插件处的突变。(sim_20:多轮次仿真,观察反射情况。)
5、FLY-BY结构中并联过孔和扇出线。(sim_21_1、sim_21_2:仿真观察对信号的影响,体会怎样减小影响。眼图仿真,观察影响。)
Part 6:解决实际工程问题
这是一个实际工程上遇到的问题。怎样分析问题识别风险?怎样找解决办法?感受一下实际工程上是怎么处理问题的。
(sim_22:尝试利用反射知识,完成整改任务。)
Day 2:耦合干扰专题
Part 1:信号的返回电流
1、返回电流的形成
2、返回电流的分布
3、内层走线的返回电流
4、跨分割的返回电流
Part 2:线间串扰
1、容性耦合、感性耦合,前向串扰、后向串扰 (sim_1:仿真观察串扰噪声的传播。)
2、近端串扰、远端串扰(sim_2:仿真串扰,体会下串扰的大体特点。)
3、串扰是怎么影响信号的?(sim_3:仿真体会串扰怎么影响信号边沿的。)(sim_4:仿真体会串扰怎么影响信号幅度的。)
4、了解线间串扰的脾气. (sim_5:仿真观察串扰的饱和,量级大小。)(sim_6:仿真观察表层和内层的串扰有什么不同。)
5、影响串扰的因素,减小串扰。(sim_7:平行长度、间距。)(sim_8:信号幅度。)(sim_9:介质厚度、阻抗、介电常数。)
6、串扰与反射。(sim_10:仿真观察端接和串扰的相互纠缠。)
7、表层VS内层。(sim_11:仿真观察串扰的差异。)(sim_12:多条攻击线串扰情况。)
8、边沿耦合VS宽边耦合。(sim_13:扫描仿真串扰的差异。)
Part 3:无源结构之间的耦合干扰
1、平面缺失导致的层间串扰.
2、线与孔之间的串扰。
3、连接器处的串扰.(sim_14_1:优化前串扰情况。)(sim_14_2:优化后串扰情况。)
4、孔间串扰.(sim_15:仿真观察孔间串扰变化趋势。)
5、跨分割引起的串扰、信号与电源之间的耦合干扰。(sim_16:仿真观察孔间串扰变化趋势,信号对无关电源的影响。)
Part 4:综合任务:一个实际工程问题的整改
1、这是对本次课程知识点的综合运用。任务:根据给出的问题现象和板子具体信息,尝试动手解决问题。
2、完成任务过程中体会:如何分析问题?如何理清解决问题的思路、方法? 怎样找到解决问题的方法?
3、案例讨论。
DDR3接口工作不稳定、系统死机、数据读写频繁出错?!
为什么?该如何解决?怎样设计才能一板成功?
5Gbps/10Gbps/28Gbps等高速差分接口,误码率高、链路工作不稳定?!
问题出在哪里?如何解决?怎样设计才能一板成功?
本课程带来的是:解决故障的清晰思路、一板成功的设计秘诀!
在帮助客户解决DDR3接口和Gbps高速差分接口相关的故障过程中,我们发现了大量问题:整体设计不合理、关键点控制不到位、细节优化不到位......
为了提高一板成功率,基于对故障成因的深度分析,本课程对这两种接口的信号完整性及电源完整性设计进行了精心梳理,内容涵盖:SIPI设计的关键点、优化设计方法、必须注意的细节问题、怎样做好设计控制、必要知识点等等。
让设计有章可循!学完本课程,能理清设计思路,掌握一套可操作的设计方法,以及必备的知识点,把信号完整性设计真正落到实处。
仿真或者guideline的确可以解决部分问题,但无法覆盖全部风险点,对高危风险点失去控制经常导致设计失败,保证设计成功需要系统化的设计方法。许多工程师对信号完整性知识有所了解,但干活时却无处着手。把信号完整性设计落到实处,也需要清晰的思路和一套可操作的方法。
本课程详细介绍了信号完整性(SI)和电源完整性(PI)知识体系中重要的知识点,以及经常导致设计失败的隐藏的风险点。围绕这些知识点,通过一个个案例逐步展开系统化设计方法的理念、思路和具体操作方法。最后通过一个完整的案例全面展示对整个单板进行系统化信号完整性设计的执行步骤和操作方法。
16年精研信号完整性,北京中鼎畅讯科技有限公司总经理,高速PCB设计团队负责人。长期从事高速PCB信号完整性设计工作,实战经验丰富。致力于推广高效的信号完整性设计方法,帮助企业解决技术难题,服务过的企业已超过300家。
已出版多本学术及工程技术专著。出版的《信号完整性揭秘-于博士SI设计手记》是国内第一本有关信号完整性技术的原创著作。较早前个人录制的60集《Cadence SPB 15.7 视频教程》及配套书籍至今仍深受广大网友的喜爱,被誉为最经典的视频教程。