北京中鼎畅讯科技有限公司 于博士信号完整性 欢迎您!
于博士信号完整性LOGO
北京中鼎畅讯科技有限公司咨询电话

当前位置:首页 > EDA软件知识

orCAD导入网表

时间:2017-04-14      浏览次数:

31 导入网表

打开建好的电路板

File/Import/Logic

(1)Cadence选项卡设置如下

31.1.jpg

其中,Import directory选择Capture CIS原理图生成的网表所在文件夹

默认文件夹名称为allegro

(2)Other选项默认即可

(3)单击Import Cadence,弹出网表导入进程对话框,导入完成后自动关闭

注:若出现导入不成功或警告

31.2.jpg

解决办法:

(1)查看封装是否制作完成,且器件PCB Footprint值与对应的.dra封装文件名一致

(2)查看路径设置是否正确,setup/User preference/Path、Library中padpath与pampath添加封装库所在文件夹

以上就是导入网表的操作,以及遇到警告的解决办法。

本站文章欢迎转载,转载请注明出处:于博士信号完整性 www.sig007.com